甲殼太魯閣號

上週末瀏覽網誌讀到一篇文章, 讀完後就像醍醐灌頂使我茅塞頓開...Orz, 原來 DSP 跟斯斯一樣有兩種...(￣□￣)

很巧的是, 幾天後收到主管轉寄的投影片, 內容是甲殼研發部門向產品線部門推銷新DSP的簡介, 那顆新DSP就叫做太魯閣號.
我不知道為何取這名字, 是要用台灣美景當作系列名稱呢??? 還是說跟花東鐵路一樣, 太魯閣號列車帶來便捷與快速???

========== 以下是廢話 ==========
自從大學修過計算機結構(教科書是白算盤那本)後, 對 MIPS CPU 有了初步的認識, 而且也覺得很有趣.
在學校修了2xx學分, 一堆數學物理和通訊的課程, 沒想到幾年後進入職場工作, 這門課竟然是最有用處的...

那是因為直到我看到offer的前一秒鐘(關西營區的懇親會), 從不認為我會是"軟體工程師"...囧rz (謎之音: 你不會硬體, 也不會IC設計, 如果不碰軟體, 是要進無塵室跑機台嗎???)

然而, 到目前為止, 寫 C code 的時間反而不多, 反而 assembly code 是我的主力.
也因此, 不得不對現在使用的這顆 MIPS-like DSP (叫做"勒ㄘㄨㄚˋ", 聽起來很像台語"在發抖"的發音) 的功能與限制(極限)有相當程度的了解.
========== 以上是廢話 ==========

於是利用晚上事情暫告對落的空檔, 好好研究太魯閣號是什麼東西.
(現在這顆的DPS限制很多, 讓程式編寫困難且效能不夠好, 又有部分功能很難使用, 如果太魯閣號有大幅進步, 高層規劃新產品真的可以考慮.)

值得注意的地方:
1. 向前相容, 支援現在的指令集.
2. 更多級的pipeline, 可以跑更高的clock-rate, 也支援dual-issue.
3. 改進MAC, 減少指令間的uncondition-/dependant-stall. (我認為這對DSP程式編寫很重要)

但來是有不少疑問從心裡冒出:
1. 新版DSP搭配的tool-chain夠穩定嗎? 編譯的結果有效率嗎?
2. 新版的debug環境(gdb/insight)方便好用嗎?
3. 投影片中的新舊DSP的benchmark比較數據是怎麼來的? 測試程式是拿C用各自的tool-chain編譯還是針對各DSP用人工編寫assembly? 那個 DMIPS/MHz 的數據是怎麼量測估算的?
4. 有沒有同一個函式(eg.FFT/FIR-filter)針對新舊DSP寫出來的assembly範例程式(已最佳化)可供參考?

========== 以下是碎碎念 ==========
投影片通常不會寫細節, 這又是宣傳用的, 揭露的技術資訊太少. 如果有去現場聆聽+發問可能會了解更多, 如果有spec那就更詳細了.

我很好奇是有些人有去聽這個推銷演講呢? 大概是產品線部門的高層吧!(因為他們能決定新產品是否採用)

高層們雖然經驗老到, 但是很可能沒有用過現在的DSP編寫程式(尤其是assembly), 這樣怎麼能知道是換新的DSP的幫助與缺失在哪? 憑經驗跟研發部門提供的數據? 還是高層主管找中階主管評, 中階主管再找基層工程師討論?
可是基層工程師有人去聽演講嗎? 也不是每個人都有收到投影片跟讀投影片...

甲殼研發部門發表新東西, 如果是這種重大的新元件, 怎麼不要公開在公司內發表, 讓有興趣的工程師去參加演講???
========== 以上是碎碎念 ==========

真是想太多了, 庸人自擾...Orz, 有機會用到這顆新的DSP都不知道是何年何月了...